Revert to default

.gitignore

@@ -18,87 +18,35 @@ Thumbs.db
 .opencode/
 
 # ===========================
-# Vivado / Vitis (Zynq)
+# 通用: 日志、报告、中间文件
 # ===========================
-
-# 日志与报告
 *.jou
 *.log
+*.rpt
 *.pb
 *.wdb
-*.rpt
 *.sdf
 *.vcd
+*.ptwx
+*.fdo
+*.fdc
+*.sr
 
-# 生成的可编程文件（先统一忽略，下面再恢复需要的）
-*.bin
-*.mcs
-*.prm
-*.rbt
-*.bgn
-*.cfi
-*.elf
-*.ltx
-*.mif
-*.mmi
-*.nky
-*.obj
-*.opt
-*.xml
-*.Xil
-*.xise
-*.xpa
-*.xtx
-*.xwbt
-*.do
-*.csv
-
-# 工具生成目录
-.Xil/
-.vivado/
-.runs/
-.srcs/
-.gen/
-.cache/
-.data/
-.hw/
-.ip_user_files/
-/sim/
-/synth/
-/impl/
-/hw_handoff/
-/sdk/
-/export/
-/.vs/
-*.bld
-*.ipdefs
-*.tmp/
-
-# 部分软件输出
+# ===========================
+# 通用: 编译/构建产物
+# ===========================
 *.o
 *.a
 *.d
-*.fsbl
-*.ssbl
-*.bit.bin          # 非.bit的二进制位流
-*.hdf
-*.xsa
-*.mss
-
-# 临时pid/错误文件
-vivado_pid*.str
-vivado_pid*.debug
-hs_err_pid*.log
-webtalk*.jou
-webtalk*.log
-usage_statistics_webtalk.*
+*.obj
+*.tmp/
+*.bld
+*.ipdefs
 
 # ===========================
-# Lattice Diamond / Radiant
+# Lattice Diamond / Radiant (CPLD)
 # ===========================
-
-# 综合与布局布线临时文件
-*.dir/
+# 综合与布局布线输出
 *.rrr
 *.twr
 *.tdo
@@ -108,43 +56,150 @@ usage_statistics_webtalk.*
 *.par
 *.ngd
 *.ncd
-*.ptwx
 *.srr
-*.sdf
 *.xrf
 *.recovery
 *.sty
 *.prf
-*.tcl            # 注意：只忽略生成脚本，手写的.tcl请放在独立目录或明确跟踪
-*.tcl.old
-*.tcl.bak
 
-*cache
-*gen
-
-# 工具生成目录
+# Lattice 项目目录
 /impl/
+/impl1/
 /_diamond/
 /radiant_project/
-*.ldf
-*.ipxact
-*.sbx
+*_tcr.dir/
 
-# 日志
-*.log
-*.jou
+# Lattice 生成/临时文件
+*cache
+*gen
+transcript
+hdlparser.log
+pn*.dmp
+promote.xml
+reportview.xml
+*.html
+*.htm
+debug.rvl
+debug.rvs
+*.svf
+*.rva
+*.trc
+
+# Lattice 脚本（生成/自动的）
+*.tcl
+*.tcl.old
+*.tcl.bak
+*.spf
+*.mdo
+*.tops
+*.sort
+*.ado
+*.cr.mti
+*.mpf
+
+# ModelSim / Questa 仿真
+vsim.wlf
+work/
+*_math_real.vhd
+*_ieee_2008.vhd
 
 # ===========================
-# 明确保留的文件
+# Xilinx Vivado / Vitis (Zynq/PGA)
 # ===========================
-# 保留所有 .bit 和 .jed 文件
-!*.bit
-!*.jed
+# Vivado 生成目录（项目名前缀）
+*.runs/
+*.cache/
+*.hw/
+*.ip_user_files/
+*.sim/
+*.gen/
+*.tmp/
+*.data/
 
-# 额外建议保留的约束/源文件（如果某些规则误伤，可在此恢复）
-# 例如 Lattice 的逻辑偏好文件通常是手写的，避免被 *.tcl 规则误删
+# Vivado 独立目录
+.Xil/
+.vivado/
+.hw/
+.ip_user_files/
+/sim/
+/synth/
+/hw_handoff/
+/sdk/
+/export/
+/.vs/
+/webtalk/
+
+# impl_1 / synth_1（Vivado runs 目录下的子目录）
+impl_1/
+synth_1/
+
+# Vitis 产物
+*.fsbl
+*.ssbl
+*.bit.bin
+*.hdf
+*.xsa
+*.mss
+*.elf
+
+# Vivado 其他
+*.bin
+*.mcs
+*.prm
+*.rbt
+*.bgn
+*.cfi
+*.ltx
+*.mif
+*.mmi
+*.nky
+*.opt
+*.xml
+*.Xil
+*.xise
+*.xpa
+*.xtx
+*.xwbt
+*.do
+*.csv
+*.xci
+*.bda
+
+# Vivado 统计
+vivado_pid*.str
+vivado_pid*.debug
+hs_err_pid*.log
+webtalk*.jou
+webtalk*.log
+usage_statistics_webtalk.*
+
+# ===========================
+# 明确保留的文件（放在最后，覆盖上面的忽略规则）
+# ===========================
+# Verilog / SystemVerilog 源码
+!*.v
+!*.sv
+
+# 约束文件
 !*.lpf
 !*.xdc
 !*.pcf
 !*.sdc
-!*.elf
+
+# Lattice 项目文件
+!*.ccl
+!*.ldf
+
+# 位流和编程文件
+!*.bit
+!*.jed
+
+# 手写脚本
+!*.py
+
+# 文档
+*.xlsx
+*.xls
+*.doc
+*.docx
+*.pdf