Files
NewInstrCalBoard_Zynq/Debug_FW.gen/sources_1/bd/system/system_ooc.xdc
T
2026-05-27 09:56:09 +00:00

11 lines
653 B
Tcl

################################################################################
# This XDC is used only for OOC mode of synthesis, implementation
# This constraints file contains default clock frequencies to be used during
# out-of-context flows such as OOC Synthesis and Hierarchical Designs.
# This constraints file is not used in normal top-down synthesis (default flow
# of Vivado)
################################################################################
create_clock -name processing_system7_0_FCLK_CLK0 -period 10 [get_pins processing_system7_0/FCLK_CLK0]
################################################################################