Add 2K_UT RMA Report

2025-12-29 16:57:36 +08:00
parent 36510d23d7
commit 29e4f49d8d
10 changed files with 840 additions and 0 deletions
@@ -0,0 +1,132 @@
+
+# RMA报告：嘉兆UT_20251226
+
+## 基本信息
+
+| 项目         | 内容                  |
+|--------------|-----------------------|
+| 实验日期     | `2025-12-26`          |
+| 负责人       | `沈浴阳`              |
+| 工厂名称     |  `嘉兆`               |
+| 客户名称     | `PY`                  |
+| 待测芯片     | `PY32F410`            |
+| 测试类型     | `CP`                |
+| 报告版本     | `V1.0`                |
+| 板卡编号     | `NT25090201011/NT25090201014` |
+
+---
+
+## 一、问题背景
+
+在客户芯片所需要的测试流程中存在对芯片管脚`PD7`进行`Trim,Write Data,Verify`的流程，
+
+根据测试要求，需要在测试时将该管脚通过`Relay`连接/断开一`1uF电容`至`GND`
+
+若测试时`Relay`未正确动作即该管脚未连接该对地电容而悬空时会导致回读电压值抖动并偏离容许范围导致测试失败
+
+工厂现场发现存在部分板卡出现稳定Fail且检查数据后发现管脚电压不稳定，故怀疑测试时`Relay`未正确动作，故怀疑`Relay控制脚`所对应板卡`UT通道`存在问题
+
+---
+
+## 二、实验环境
+
+- **硬件配置**  
+  
+  - Mars 2K 板卡 *2:
+    - Zynq: `20101B_A3`
+    - PMU: `JC123M029_A3`
+    - DPS: `JC123M042_A6`
+    - MOLEX: `JC124M027_A4`
+    - K7_w/_NOR: `20087B_5V8_A5` * 2
+    - 面板: `22A`
+    - 通道板
+
+- **软件环境**  
+  `1.3-1057`
+
+- **固件环境**  
+  - Zynq: `v1.2.1.2.1_11_08`
+
+- **物理环境**  
+  `温度：25±2℃ | 湿度：45±5%RH`
+
+---
+
+## 三、实验步骤
+
+### 1. 准备工作
+
+<!-- 分步骤描述准备过程 -->
+1) 步骤描述1：板卡连接面板及通道板
+2) 步骤描述2：确保`Socket`、芯片正确放置并连接至通道板
+3) 步骤描述3：将`UT`、`Relay`正确连接至通道板
+
+### 2. 复现流程
+<!-- 按顺序记录关键操作 -->
+1) 步骤描述1：板卡上电
+2) 步骤描述2：启动软件，加载Stil，连接板卡
+3) 步骤描述3：Mark多余测试项
+4) 步骤描述4：执行测试，检查Log
+
+
+### 3. 调试记录
+
+1) 单独执行1p024_Trimming, Trimming_Write, 1p024_Verify; 返回Pass，结果无异常
+2) 执行所有Trimming及Verify，查看结果，1p024_Verify Fail，其他测试项Pass
+3) 控制变量，发现1p024_Trimming与2p5_Trimming或2p9_Trimming测试项一同运行时会导致1p024_Verify Fail
+4) 将管脚直接短接电容作为对比，发现执行相同流程1p024_Verify可以Pass,确认与`Relay`存在与否有关
+5) 使用示波器观察波形，得到后续记录波形
+
+
+---
+
+## 四、实验结果
+
+### 波形/现象记录
+
+**图1：短接管脚与电容时波形**  
+![](../../_images/RMA/2K_UT/NOUT.png)
+
+
+**图2：使用Relay连接管脚与电容时波形**  
+![](../../_images/RMA/2K_UT/UT.png) 
+
+**图3：使用Relay连接管脚与电容时仅执行调试记录3流程时波形**  
+![](../../_images/RMA/2K_UT/UT2.png) 
+
+
+---
+
+## 五、问题分析
+
+<!-- 使用故障树等结构化方法 -->
+
+```{mermaid}
+flowchart TB
+    A["Trim输出较高电压(2.5V/2.9V)"] -- 测试完成后 --> B["继电器断开"]
+    B --> C["电容浮空，残留之前电压"]
+    C -- 写入Trimming数据后 --> D["执行1p024_Verify时继电器合上"]
+    D --> n1["此时PMU处于FZMV_5uA挡位，电容上残留电压释放速度缓慢"]
+    n1 --> n2["此时Measure电压明显高于1.024V,测试失败"]
+```
+
+---
+
+## 六、结论与建议
+
+✅ **实验结论**  
+
+1. 由于测试流程，会导致电容上残留有前序测试项所留电压
+2. 由于测试流程，Trimming最后为大电压测试，而Verify第一项为最小电压挡位测试，此时又由于使用`FZMV`的小电压档(5uA)且`Measure`等待时间较短，导致电容上电压在仍未稳定(多余电压未释放)时进行测量，导致测量值偏大，致使测试Fail
+
+⚠️ **解决建议**  
+
+1. 在最后一项Trimming测试项中不断开`Relay`使外接电容自然放电
+2. 调整1p024_Verify测试项中`FZMV`挡位，使用`2mA`档以加快电荷释放，同时在允许范围内适当增加延时，确保Measure时电压稳定
+
+---
+
+## 附件
+
+1. [Pass Log](../../_static/data/RMA/2K_UT/Pass_Log.txt)
+2. [Fail Log](../../_static/data/RMA/2K_UT/Fail_Log.txt)